TE0712のクロックジェネレータ

質問

Quad Clock Generator(Si5338)で生成されるクロックとして、CLK0、CLK1A、CLK1B、CLK2、CLK3がありますが、教えていただけますでしょうか。

①　FPGAに外部から入力されるクロック（CLK0、CLK1B、CLK2、CLK3）のうち、ユーザ回路に使用できるクロックはどのクロックになりますでしょうか？

②　Si5338で生成されるクロック（CLK0、CLK1A、CLK1B、CLK2、CLK3）のうち、ユーザが周波数を自由に設定変更できるクロックはCLK0、CLK2、CLK3でしょうか。(CLK1A、CLK1Bは50MHz固定の認識)

③　CLK1AおよびCLK1BのIO Standardは何で設計されていますでしょうか。また、CLK2のAutoとは具体的にはどのようなIO Standardとなるのでしょうか。

④　CLK0とCLK3のIO StandardがDIFF_SSTL15となっておりますが、Clock Generator(Si5338)のデータシートを見ましたところ、DIFF_SSTLはサポートされていないように見えます。問題はないでしょうか。

⑤　CLK0とCLK3のIO StandardであるDIFF_SSTL15は、固定の設定となるのでしょうか。ユーザが設定変更可能なIO Standardなのでしょうか。

①　基本的にはFPGAの中に入ったクロックはすべて自由に使えます。GTPに入ったクロックも例外ではなく、通常のロジックから使用可能です。

②　FPGAの中身を自分で作るのであれば、どのクロックも自由に設定変更できますが、標準のリファレンスデザインを使う限り1Aと1Bは50Mhzで使ったほうがよいと思います。

自分でMMCMの設定を変更すればどの周波数にもできるのではないかと思います。

③　SI5338Aのデータシートを見る限り、

　　・CLK0A/Bは1.5V、

　　・CLK1A/Bは3.3V、

　　・CLK2A/Bは1.8V

　　・CLK3A/Bは1.5Vと読めます。

AUTOというのは、GTXのクロック入力にはIOSTANDARDがなく、 LVDSの差動クロックに決められているためそのような表現なのではないかと思います。

④　詳しくはわかりませんが、LVDSが入力できないバンクであったためなのかもしれません。

⑤　IO Standardは変更可能ですが、IO電圧によって使えるものと使えないものがあります。

(回答時期2018年5月)